

МИКРОСХЕМЫ СЕРИИ LM7001 ДЛЯ СИНТЕЗАТОРА ЧАСТОТ

Микросхемы LM7001J и LM7001JM предназначены для построения частотных синтезаторов с системой ФАПЧ, применяемых в бытовых радиоприемных устройствах. Обе микросхемы идентичны по схеме и параметрам и отличаются лишь конструкцией корпуса — у LM7001J корпус DIP16 для обычного монтажа, у LM7001JM — MFP20 для поверхностного (оба пластмассовые). Чертежи корпусов показаны на рис. 1, а и б.




Рис. 1

Таблица 1

Номер вывода	Наименов. вывода для	
	LM7001J	LM7001JM
1	X _{out}	X _{out}
2	X _{in}	X _{in}
3	CE	Свободный
4	CL	CE
5	Data	CL
6	SC	Data
7	BS _{out1}	SC
8	BS _{out2}	BS _{out1}
9	BS _{out3}	BS _{out2}
10	AM _{in}	BS _{out3}
11	FM _{in}	Свободный
12	U _{пит1}	AM _{in}
13	U _{пит2}	Свободный
14	Pd ₁	FM _{in}
15	Pd ₂	Свободный
16	Общ.	U _{пит1}
17	—	U _{пит2}
18	—	Pd ₁
19	—	Pd ₂
20	—	Общ.

Цоколевка микросхем представлена в табл. 1. Выводы X_{out} и X_{in} — выход и вход усилителя сигнала образцовой частоты; к этим выводам подключают кварцевый резонатор. CE — вход сигнала разрешения записывания. CL — вход тактовых импульсов записывания. Data — информационный вход. SC — Syncro Control — выход сигнала контрольной частоты 400 кГц. BS_{out1}—BS_{out3} — band-switching — выходы управления внешними устройствами (выход BS_{out1}, кроме этого, — выход сигнала частоты 8 Гц); с помощью этих сигналов выполняется коммутация диапазонов. AM_{in} и FM_{in} — входы программируемого делителя частоты, иначе говоря, входы сигналов AM и ЧМ. Pd₁ и Pd₂ — выходы частотно-фазового детектора в режимах FM и AM соответственно.

Функциональная схема прибора изображена на рис. 2. Управляющая последовательность битов, поступающая на приемный сдвиговый регистр, определяет значение шага частотной сетки

в зависимости от выбранного режима работы микросхемы.

Основные технические характеристики

Номинальное напряжение питания, В	4,5...6,5
Входное напряжение высокого уровня, В, по входам CE, CL, Data	2,2...6,5
Входное напряжение низкого уровня, В, по входам CE, CL, Data	0...0,7
Максимально допустимое напряжение, подводимое к выходу SC, В	6,5
Максимально допустимое напряжение, подводимое к входам BS _{out1} —BS _{out3} , В	13
Максимально допустимый выходной ток выхода SC, мА	3
Максимально допустимый входной ток входов BS _{out1} —BS _{out3} , мА	3
Частотный интервал входа AM _{in} , МГц	0,5...10
Частотный интервал входа FM _{in} , МГц, при шаге частотной сетки	25, 50, 100 кГц
	1, 5, 9, 10 кГц




Рис. 2

синтезатора, коэффициент деления программируемого делителя частоты, режим его работы и состояние выходов BS_{out1}—BS_{out3}.

Выходной сигнал генератора, управляемого напряжением (ГУН), поступает на один из входов — AM_{in} или FM_{in}. Неиспользуемый вход блокируется во избежание паразитных наводок. Делители частоты уменьшают частоту сигналов образцового генератора и входного сигнала в необходимое число раз — до значения частотного шага сетки. Фазовый детектор сравнивает оба сигнала и формирует сигнал ошибки, уровень которого пропорционален разности фаз между ними. Сигнал ошибки снимают с выходов Pd₁ и Pd₂

Чувствительность по входам AM _{in} и FM _{in} , В(эфф.)	0,1...1,5
Типовое значение входного сопротивления по входам AM _{in} и FM _{in} , кОм	500
Общий потребляемый ток, мА	40

Микросхема может работать с семью стандартными значениями шага частотной сетки — 1, 5, 9, 10, 25, 50 или 100 кГц (при частоте образцового генератора 7200 кГц). Управляющая последовательность битов и основные временные параметры представлены на рис. 3. Введение информации происходит последовательно, начиная с младшего бита коэффициента деления частоты программируемого

Таблица 2

Состояние управл. битов				Состояние выходов		
B0	B1	B2	TB	BS _{out1}	BS _{out2}	BS _{out3}
0	0	0	0	*	*	*
0	0	1	0	0	0	1
0	1	0	0	0	1	0
0	1	1	0	0	1	1
1	0	0	0	1	0	0
1	0	1	0	1	0	1
1	1	0	0	1	1	0
1	1	1	0	1	1	1
0	0	0	1	**	*	*
***	1	0	1	**	1	0
***	0	1	1	**	0	1
***	1	1	1	**	1	1
1	0	0	1	**	0	0

* Логический уровень на этом выходе зависит от состояния битов R0—R2.
 ** Импульсы частотой 8 Гц.
 *** Любое состояние бита.

Таблица 3

Состояние битов			Шаг частотной сетки, кГц	Состояние выходов		
R0	R1	R2		BS _{out1}	BS _{out2}	BS _{out3}
0	0	0	100	1	1	0
0	0	1	50	1	1	0
0	1	0	25	1	1	0
0	1	1	5	0	0	1
1	0	0	10	1	0	1
1	0	1	9	1	0	1
1	1	0	1	0	1	1
1	1	1	5	0	0	1

делителя, который может работать в двух режимах — AM и FM.

В режиме FM для программируемого делителя частоты используют биты D0—D13. Максимальное значение коэффициента деления равно 3FFF (hex) или 16383 в десятичном исчислении.

В режиме AM используют биты D4—D13. Максимальное значение коэффициента деления равно 3FF или 1023.

Биты T0 и T1 — тестовые, они должны быть всегда установлены в низкий уровень. Биты B0—B2 и TB управляют состоянием выходов BS_{out1}—BS_{out3}; соответствие между состояниями битов и выходов указано в табл. 2.

Биты R0—R2 содержат информацию о шаге частотной сетки синтезатора, а также (если обнулены управляющие

биты B0—B2) о состоянии выходов BS_{out1}—BS_{out3}. Распределение уровней сведено в табл. 3. Бит S определяет режим работы программируемого делителя частоты: 1 — FM, 0 — AM.

Рассмотрим примеры составления управляющей последовательности. Предположим, что синтезатор применен в УКВ радиоприемнике с промежуточной частотой 10,7 МГц, который принимает сигнал с несущей частотой 100 МГц. Шаг частотной сетки — 50 кГц.




Рис. 3




Рис. 4

Найдем необходимый коэффициент деления частоты. Если гетеродин работает на частоте ниже принимаемой, его частота равна $100 - 10,7 = 89,3$ МГц. Коэффициент деления

$$K_{дел} = 89300:50 = 1786 = 6FA \text{ (hex)} = 0110\ 1111\ 1010 \text{ (bin)}$$

Для перевода десятичных чисел в шестнадцатеричные, двоичные и обратно удобно пользоваться программным калькулятором, входящим в комплект стандартных программ операционной системы Windows.

Если управление внешними устройствами не используется, последовательность битов для микросхемы примет вид, показанный в табл. 4.

При использовании синтезатора в радиоприемнике СВ диапазона на ча-

рис. 4. Между плюсовыми выводами питания и минусовым необходимо включить блокировочный конденсатор (C6) для уменьшения наводок по цепям питания. Припаивать этот конденсатор необходимо как можно ближе к микросхеме. Переходные конденсаторы C3 и C7 между выводами ГУНов и микросхемой следует также монтировать вблизи ее корпуса.

Между каждым из выходов частотно-фазового детектора и входом управления ГУНов, как правило, включают активный инвертирующий ФНЧ (на схеме обведены штрихпунктирной линией). Номиналы элементов фильтров выбирают в зависимости от требуемой частоты среза и крутизны перестройки ГУНов. Фильтры необходимо тщательно экранировать.

Таблица 4

D0	D1	D2	D3	D4	D5	D6	D7	D8	D9	D10	D11	D12	D13	T0	T1	B0	B1	B2	TB	R0	R1	R2	S
0	1	0	1	1	1	1	1	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1	1

Таблица 5

D0	D1	D2	D3	D4	D5	D6	D7	D8	D9	D10	D11	D12	D13	T0	T1	B0	B1	B2	TB	R0	R1	R2	S
***	***	***	***	1	0	1	0	0	1	0	0	1	0	0	0	0	0	0	0	1	1	1	0

стоте 1000 кГц (промежуточная частота — 465 кГц) шаг сетки равен 5 кГц. Если гетеродин работает на частоте, большей частоты сигнала, — $1000 + 465 = 1465$ кГц, то

$$K_{дел} = 1465:5 = 293 = 125 \text{ (hex)} = 0001\ 0010\ 0101 \text{ (bin)}$$

Управляющая последовательность для этого случая будет соответствовать табл. 5.

Один из вариантов типовой схемы включения микросхемы изображен на

Номиналы элементов на схеме указаны ориентировочно. Их значение требуется оптимизировать исходя из конкретного шага сетки, необходимого коэффициента передачи ФНЧ, крутизны перестройки ГУНа и пр.

Материал подготовил
А. ТЕМЕРЕВ

г. Светловодск
 Кировоградской обл.,
 Украина